



UNIVERSITÉ
DE MONTPELLIER

L3 EEA

Architecture HAE504E

virazel@lirmm.fr

HAE504E

Architecture

Arnaud VIRAZEL
virazel@lirmm.fr


1

Plan du Cours

- Chapitre 1 : Introduction
- Chapitre 2 : Unité de Traitement
- Chapitre 3 : Décodage des Instructions
- Chapitre 4 : Interruptions
- Chapitre 5 : Entrées/Sorties
- Chapitre 6 : Circuits d'Interfaces

2


2



Architecture

Chapitre 1
Introduction

3



Plan

- Historique
- Principes de von Neumann
- Cycle de base du fonctionnement
- Format des instructions
- Exemples d'instruction

4


John von Neumann

- Mathématicien et physicien américano-hongrois
- Il a établi les bases d'un ordinateur électronique et construit l'une des premières machines en 1945.

5

5


Evolution Technologique



6

6

Loi de Moore



7

7

Principes de von Neumann

- L'architecture de von Neumann décompose l'ordinateur en 4 parties distinctes :
 - L'unité arithmétique et logique (UAL ou ALU en anglais) ou unité de traitement :
 - son rôle est d'effectuer les opérations
 - L'unité de contrôle :
 - chargée du séquençage des opérations

8

8


Principes de von Neumann

- La mémoire :
 - qui contient à la fois les données et le programme qui dira à l'unité de contrôle quels calculs faire sur ces données. La mémoire se divise entre mémoire volatile (programmes et données en cours de fonctionnement) et mémoire permanente (programmes et données de base de la machine).
- Les dispositifs d'entrée-sortie :
 - qui permettent de communiquer avec le monde extérieur.

9

9

Architecture de von Neumann




10

10

Cycle de base du Fonctionnement

- Recherche de l'instruction ou cycle Fetch




11

11

Cycle de base du Fonctionnement

- Exécution de l'instruction




12

12

Cycle de base du Fonctionnement

- Progression du compteur ordinal pour pointer l'instruction suivante



13

13

Format des Instructions

- Chaque instruction est représentée en mémoire par une combinaison de bits (un ou plusieurs mots selon sa complexité)
- La combinaison se compose d'une partie Code Opération et d'autant de (champs) de bits qu'il faut pour définir les autres paramètres de l'instruction.

COP / MA / RA

14

14



Le Code Opération - COP

- Il définit le(s) objectif(s) de l'instruction
- Exemples :
 - **LOAD A** – charger une valeur dans le registre A
 - **ADD B** – Additionner une valeur au registre B et placer le résultats dans B.

15

15



Le Mode d'Adressage - MA

- Il définit le type d'accès à la mémoire
- Exemples :
 - **Immédiat** – passage par valeur

COP / MA / RA

l'Opérande = RA

- **Direct** – passage par adresse
(pointeur en C)

COP / MA / RA

AdresseOpérande = RA

16

16



Le Mode d'Adressage - MA

- **Indirect** – passage par adresse d'adresse (pointeur de pointeur en C)

$\boxed{\text{COP / MA / RA}}$

AdresseOpérande = (RA)
() signifie *CONTENU* de la mémoire d'adresse RA

- **Relatif** – passage par adresse relatif à la position de l'instruction

$\alpha :$ $\boxed{\text{COP / MA / RA}}$

AdresseOpérande = α + RA

17

17



Le Mode d'Adressage - MA

- **Indexé** – passage par adresse (adressage des tableaux en C)

$\boxed{\text{COP / MA / RA}}$

AdresseOpérande = RIndex + RA

18

18

La Référence Adresse - RA


- Il définit la valeur ou adresse (en fonction du Mode d'Adressage à manipuler avec l'instruction
- Exemples :
 - LOAD A, Immédiat, 12 – 12 est une valeur qui doit être chargée dans le registre A
 - LOAD B, Direct, 153 – 153 est une adresse à laquelle se trouve la valeur à charger dans le registre B.

19

19

Exemples

- Adressage **Immédiat**




20

20

Exemples

■ Adressage **Direct**




21

21

Exemples

■ Adressage **Indirect**




22

22

Exemples

■ Adressage **Relatif**




23

23

Exemples

■ Adressage **Indexé**



24

24



Architecture

Chapitre 2 *Unité de Traitement*

1




Plan

- Primitives de construction
- Exemple de structure
- Séquencement des instructions
 - Cycle Fetch
 - Exemples d'instruction

2

2




Primitives de Construction

- Les registres
 - Il sont constitués d'un ensemble de bascules (D flip-flop) dont le comportement et le rôle sont homogènes
 - Chaque bascule mémorise un bit d'un mot
 - L'ensemble des bascules constitue le Registre
 - Le Registre contient le mot

3

3



Primitives de Construction

- Chargement du Registre
 - Sur chaque entrée doit être présent un bit du mot
 - Une impulsion d'écriture commune à toutes les bascules provoque la mémorisation simultanée de toutes les bascules, donc du mot


4

4

Primitives de Construction

■ Lecture du Registre

- Le contenu est présent en permanence sur la sortie




5

5

Primitives de Construction

■ Unité Arithmétique et Logique (ALU)



6

6

Primitives de Construction


■ Multiplexage

C'est un circuit qui a
 - plusieurs groupe d'entrées
 - une commande
 qui sélectionne le mot d'entrée
 appliqué en sortie

- un groupe de sortie

A tout instant:

- valeur de $Caig = "1" \Rightarrow Si = Ai \quad \forall i$
- valeur de $Caig = "2" \Rightarrow Si = Bi \quad \forall i$




7

7

Primitives de Construction

■ Bus - Principe

Un bus est une structure d'interconnexions
 permettant de connecter un nombre quelconque
 de registres en entrée et/ou en sortie



- Pour écrire dans un registre, l'information doit être présente sur le Bus, et une impulsion d'écriture du registre doit être envoyée.

8


8

Primitives de Construction

■ Bus bidirectionnel

Chaque registre est aussi connecté sur le Bus en sortie. Pour que toutes les valeurs ne se mélangent pas, un seul Registre à la fois doit être connecté sur le Bus. Il faut donc un **circuit d'isolement**.

- Quand $R1B$ vaut 0, $R1$ est isolé du Bus - Quand $R1B$ vaut 1, $R1$ est connecté au bus




Conséquence: Dès qu'un signal RiB vaut 1, les autres valent obligatoirement 0.

9


9

Exemples de Structures




10

10




11




12

Cycle Fetch




13

13




14


14




15




16




17




18



19



20



Important

- Les Accumulateurs dont la valeur n'est pas définie dans l'instruction **doivent rester inchangés** après.
- Les registre débanalisés (dont la fonction, comme par exemple le Compteur Ordinal ou le Registre Instruction) **ne peuvent pas servir de registre de stockage** intermédiaire.

21



Architecture

Chapitre 3

Décodage des Instructions



Plan


- Principe
- Décodeur « câblé »
- Décodeur « microprogrammé »
- Simulateur

Principe du décodage

- C'est l'opération qui consiste à produire les signaux nécessaires à la réalisation de chacune des instructions. Elle est effectuée par le Décodeur ou Séquenceur d'instruction.

3


Schéma de Principe



4

Décodeur « Câblé »

Marquage du temps : Compteur de Phase



Pour chaque signal, on cherche pour quelle instruction, et à quelle date (Phi) il doit être vrai. (Phi est vrai pendant la ième période d'horloge).

ABCD	CodeOp
0000	NoOp
1000	Chargt A
0100	Rangt A
1100	BrIncond
etc...	

EF	ModeAdr
00	Immédiat
10	Direct
01	Indirect
11	Indexé
etc...	

Registre Instruction

ABCD EF xxxxxxxxxxxx
CodeOp MA suite


Instruction _ABCDEF	NoOP 0000 00	ChargtA - AdrImm 1000 00	ChargtA - AdrDir 1000 10	etc... etc...
PH1	COB1,XS,eRAM	COB1,XS,eRAM	COB1,XS,eRAM	etc...
PH2	sM	sM	sM	etc...
PH3	REB1,XS,eRI	REB1,XS,eRI	REB1,XS,eRI	etc...
PH4	COB1,XP1,eCO,Fin	RIB1,XS,EA	RIB1,XS,eRAM	
PH5		COB1,XP1,eCO,Fin	sM	
PH6			REB1,XS,eA	
PH7			COB1,XP1,eCO,Fin	
etc....				

Equations logiques des signaux

$$COB1 = PH1 + PH4.A\bar{B}\bar{C}\bar{D}\bar{E}\bar{F} + PH5.A\bar{B}\bar{C}\bar{D}\bar{E}\bar{F} + PH7.A\bar{B}\bar{C}\bar{D}\bar{E}\bar{F} + \text{etc.....}$$

$$eRAM = PH1 + PH4.A\bar{B}\bar{C}\bar{D}\bar{E}\bar{F} + \text{etc.....}$$

etc...



Décodeur « Câblé »

- Avantages
 - Rapidité car créé spécifiquement

- Inconvénients
 - « Difficulté » de mise au point
 - Flexibilité



7




Décodeur « Microprogrammé »

- Principe
 - Une mémoire contient, pour chaque instruction et pour chaque phase de l'instruction, un mot dans lequel est codé les signaux à appliquer
 - Un nouveau mot est lu à chaque période d'horloge et sa sortie sur les lignes produit les signaux

8






Décodeur « Microprogrammé »

- Avantages
 - Flexibilité

- Inconvénients
 - Surface
 - Performance

13




Simulateur

- Emulateur d'architecture
 - Mémoire Programme et donnée avec compositeur d'instruction
 - Unité de traitement : Architecture 3 bus
 - Séquenceur : Décodeur d'instruction microprogrammé


14

Mémoire Programme/Data



15

Unité de Traitement



16

Séquenceur

Séquenceur
Fichier Mode de fonctionnement Complément

Mode de fonctionnement sélectionné

Selectionnez un Mode de fonctionnement dans le menu.

Mémoire des Microprogrammes

En : MicroInstruction :

Adress	AdiSuiv	SeMS	Cond	FIN	ieM	ieM	Stop	COB1	ROB1	Rv
0	0000	0	0	0	0	0	0	0	0	0
1	0000	0	0	0	0	0	0	0	0	0
2	0000	0	0	0	0	0	0	0	0	0
3	0000	0	0	0	0	0	0	0	0	0
4	0000	0	0	0	0	0	0	0	0	0
5	0000	0	0	0	0	0	0	0	0	0
6	0000	0	0	0	0	0	0	0	0	0
7	0000	0	0	0	0	0	0	0	0	0
~	~	~	~	~	~	~	~	~	~	~

Registre d'Echange de la Mémoire de Microprogrammation

The diagram illustrates the internal logic of the sequencer. It features three registers: Aig3 (containing 000), Aig2 (containing 1, 2, 3, 4), and Aig1 (containing 0). Aig3 is labeled 'COP1-2_MA'. Aig2 is labeled 'Adresse de début du litch'. Aig1 is labeled 'Phase1'. A 'Plus 1' label indicates an increment operation. The control logic includes a 'Condition: 0' block with a 'False' output, and a 'Registre-Adresse de la mémoire de microprogrammation' containing the value 0000. The sequencer is connected to a 'Mémoire des Microprogrammes' table and a 'Registre d'Echange de la Mémoire de Microprogrammation'.




Architecture

Chapitre 4 *Interruptions*



Plan

- **Principe**
- Schéma d'acquisition
- Les états d'une interruption
- Décentralisation des interruptions
- Exemples



Principe

- Le besoin
 - Répondre à un appel du clavier, d'une alarme pendant que l'UC fait autre chose
- Il faut donc :
 - **Suspendre** un programme pour en lancer un autre
 - Pouvoir faire ça **n'importe** quand
 - Pouvoir **revenir** au programme suspendu

3




Principe

- Conséquence :
 - Les programmes sont classés en **NIVEAUX DE PRIORITE**
 - A tout instant, c'est le programme le plus prioritaire qui s'exécute.

4

Exemple


- Soient les programmes 0-ABCDE, 1-ABC, 2-ABCDE, 3-ABC, 4-ABCD associés chacun à un niveau de priorité.



5

Exercice 1

Niveaux																						
4	4A	4B	4C																			
3	3A	3B	3C																			
2	2A	2B																				
1	1A																					
0	0A	0B	0C	0D	0E	0F	0G	0H	0I	0J	0K											
Durée	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22




6

Conséquence de la Définition

- Puisque les 2 programmes utilisent les même éléments de l'UC (Accus, registres, Drapeaux : **LE CONTEXTE**) l'exécution de P_i écrase le contenu du contexte de P_0 .
- Il faut **sauvegarder le contexte** de P_0 **avant** d'exécuter P_i pour pouvoir revenir en P_0 après. Quand P_i est fini, il faut revenir exécuter la suite de P_0 . Pour reprendre P_0 il faut **restituer le contexte**.

7

Sauvegarde du Contexte




8

Plan

- Principe
- **Schéma d'acquisition**
- Les états d'une interruption
- Décentralisation des interruptions
- Exemples

9




10

Plan

- Principe
- Schéma d'acquisition
- **Les états d'une interruption**
- Décentralisation des interruptions
- Exemples

11



12



Plan

- Principe
- Schéma d'acquisition
- Les états d'une interruption
- **Décentralisation des interruptions**
- Exemples



13





Décentralisation des Interruptions

- Besoin
 - Augmenter le nombre d'appels possibles sans augmenter le nb de connexions de l'UC
 - Rendre le système modulaire
- Conséquence
 - Décentralisation de l'acquisition


14






Chaîne de Priorité

- S'il n'y a pas d'appel, la valeur de sortie est égale à celle de l'entrée
- S'il y a un appel, la valeur de sortie est égal à P



- Exemple :




19

Plan

- Principe
- Schéma d'acquisition
- Les états d'une interruption
- Décentralisation des interruptions
- **Exemples**

20




Exemple 3.2

Cas n°2 - Reconnaissance par scrutation des GSN

Ordre de scrutation des GSN sur la chaine de priorité : 1ab - 1b

4																				
3																				
2																				
1																				
0																				
dates	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
		A1b		A1a				A2			A3			A4						



Architecture


Chapitre 5
Entrées / Sorties



Plan

- **Généralités**
- Liaison Programmée


2



Généralités

- Il existe différentes façons d'échanger des informations entre l'UC et l'extérieur :
 - la Liaison Programmée
 - 1 échange par instruction
 - la Liaison Canal
 - initialisée par programme et déroulement automatique
 - l'Accès Direct Mémoire
 - déroulement automatique de l'extérieur

3



Plan

- Généralités
- **Liaison Programmée**


4

Définition

- C'est un type de liaison qui permet d'échanger un mot à la fois entre le contenu d'un registre de l'UC et l' extérieur.
- Il est effectué au moment de l'exécution d'une instruction (spéciale ou banale selon la nature du périphérique) d'ou le nom de liaison programmée - cadencée par une instruction d'un programme.

5


Principe




6


Convention

Entrée ou Sortie



Architecture de Sortie






Déroulement de l'Instruction

- Principe
 - Charger le N° (adresse) du périphérique dans PS
 - Charger A dans D
 - Emettre l'impulsion eSORT de synchronisation

9




Déroulement de l'Instruction

OUT A, Direct, RA

- Séquence des signaux
 - RIB1, XS, ePS
 - AB1, XS, eD
 - eSORT, COB1, XP1, eCO, FIN

10

Architecture d'Entrée



Déroulement de l'Instruction

■ Principe

- Emettre l'impulsion eENTRE vers les périphériques
- Celui dont le numéro est sur le bus d'adresse doit émettre son information sur le bus de Données.
- le signal SeD (eENTRE retardé) permet alors d'enregistrer l'information dans le registre D.
- Transfer de D vers un accumulateur.


12

Déroulement de l'Instruction


IN A, Direct, RA


- Séquence des signaux
 - RIB1, XS, ePE
 - eENTRE, COB1, XP1, eCO
 - DB2, YS, eA, FIN

Structure d'Entrée/Sortie




Structure à Bus commun





Architecture

Chapitre 6
Circuits d'Interfaces




Plan

- **Généralités**
- PIO

2

Généralités



3

Plan

- Généralités
- **PIO**


4

Définition



- C'est un circuit intégré que l'on connecte sur le bus du microprocesseur et qui permet de construire une liaison programmée ou un système d'appel par interruption

5


Implantation



6




Modes de Fonctionnement




9

Configurations




10

Mode 0 - Sortie



11


Mode 0 - Sortie




12

Exemple 1

Périphérique de sortie 8 bits




Les signaux des deux éléments répondent au même besoin de synchro mais n'ont pas la même forme. Il faut les adapter au moyen de **bascules** ou **monostables**




Exemple 2

Périphérique de sortie 16 bits




Mode 1 - Entrée




15

Mode 1 - Entrée



16

Mode 3 – Contrôle d'état



17

Exemple 3

- Soit une pièce protégée par des détecteurs d'ouverture de porte (DP1, DP2, DP3, DP4). Quand la porte est ouverte le détecteur est à 1, sinon à 0.
- On veut déclencher un programme d'interruption si l'une des portes est ouverte

18